<?xml version="1.1" encoding="utf-8"?>
<article xsi:noNamespaceSchemaLocation="http://jats.nlm.nih.gov/publishing/1.1/xsd/JATS-journalpublishing1-mathml3.xsd" dtd-version="1.1" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance"><front><journal-meta><journal-id journal-id-type="publisher-id">ETR</journal-id><journal-title-group><journal-title>Educational Theory and Research</journal-title></journal-title-group><issn>2995-3448</issn><eissn>2995-3456</eissn><publisher><publisher-name>Art and Technology</publisher-name></publisher></journal-meta><article-meta><article-id pub-id-type="doi">10.61369/ETR.2025490024</article-id><article-categories><subj-group subj-group-type="heading"><subject>Article</subject></subj-group></article-categories><title>开源EDA 工具在数字集成电路课程实践环节的应用</title><url>https://artdesignp.com/journal/ETR/3/49/10.61369/ETR.2025490024</url><author>陆许明</author><pub-date pub-type="publication-year"><year>2025</year></pub-date><volume>3</volume><issue>49</issue><history><date date-type="pub"><published-time>2025-12-05</published-time></date></history><abstract>针对传统数字集成电路实践教学依赖国外商用EDA 软件存在的授权费用高、平台限制多、透明度不足等问题，本文探索并构建了一套以Icarus Verilog（仿真）、Yosys（逻辑综合）、OpenROAD（布局布线）和Klayout（版图查看）为核心的开源EDA 工具链，覆盖从RTL 设计到GDSII 版图生成的完整流程。本方案以RISC-V 微处理器关键模块设计为项目驱动，通过&amp;ldquo;白盒&amp;rdquo;化的开源工具帮助学生深入理解EDA 工具原理与数字集成电路设计全流程。实践表明，该教学模式不仅显著降低了教学成本，更通过设计- 验证- 优化闭环有效培养了学生的工程思维与创新能力。本文以32位RISC-V 内核ibex 在130nm 工艺下的后端设计为例，展示了从综合到版图生成的具体实现，为集成电路人才培养提供了可推广的教学范式。</abstract><keywords>开源EDA 工具,数字集成电路,EDA 工具链,RISC-V</keywords></article-meta></front><body/><back><ref-list><ref id="B1" content-type="article"><label>1</label><element-citation publication-type="journal"><p>[1] 张鸿 . 从打造数字经济新优势到促进数字经济发展 [J]. 现代制造 ,2022,(03):38.[2] 王宛秋 , 姚雨非 , 郄海拓 , 等 . 产业政策促进了半导体企业的创新发展吗 ?[J]. 科学学研究 ,2023,41(01):58-69.DOI:10.16192/j.cnki.1003-2053.20220313.001.[3] 许小燕 . 成都 " 芯火 " 基地共 " 创 " 成渝技术协同和产业升级 [J]. 产城 ,2023,(05):54-55.[4] 王 .J. 读友 , " 产教融合 " 背景下 EDA 技术在高校教学中的应用模式探索 [J].(5) (2025).[5] 雷艳静 , 曹迪 , 秦娥 , 等 . 基于 EDA 技术的数字电路虚拟仿真实验教学探究 [J]. 中国信息技术教育 ,2025(12):97-101. DOI:10.3969/j.issn.1674-2117.2025.12.028.[6] Q. Chen, N. Zhang, J. Wang, T. Tan, C. Xu, X. Ma, Y.J.P.o.t.A.o.P.L. Li, The essence of Verilog: a tractable and tested operational semantics for Verilog, 7(OOPSLA2)(2023) 234-263.[7] N. Jafarof, K.B.J.I.W.o.R.S.P. Kent, Enhancing the VTR Flow: Integration of ABC9 via Yosys for Better Technology Mapping and Optimization, (2024) 56-62.</p><pub-id pub-id-type="doi"/></element-citation></ref></ref-list></back></article>
